높은 수준의 SFDR 증가에 대한 제한 사항 이해

SFDR(스퓨리어스 없는 동적 범위)은 회로의 선형성 성능을 특성화하는 일반적인 방법입니다. 이 사양은 통신 시스템을 다룰 때 특히 유용합니다. 이 기사에서는 AD 변환기(ADC)의 일반적인 기능을 조사하면서 ADC SFDR 성능을 제한하는 두 가지 주요 비선형 소스, 즉 샘플 앤 홀드(S/H) 회로와 ADC의 인코더 부분을 설명하려고 합니다.

또한 ADC의 SFDR과 SNR(신호 대 잡음비) 간의 일반적인 균형에 대해 알아보고 ADC SFDR을 개선하기 위해 디더링 기술을 적용하는 방법에 대한 향후 기사에서 흥미로운 토론의 기반을 마련할 것입니다. 디더링은 AD 변환 시스템의 특정 성능 측면을 개선하기 위해 의도적으로 ADC 입력에 적절한 노이즈 구성 요소를 추가하는 기술입니다. 노이즈를 추가하면 SFDR이 향상된다는 마술 같은 생각이 들립니다.

하지만 너무 깊이 들어가기 전에 SFDR이 무엇인지, 왜 중요한지 간단히 살펴보겠습니다.

회로 선형성을 특성화하는 데 사용할 수 있는 여러 가지 사양이 있습니다. 널리 사용되는 사양 중 하나는 SFDR 측정항목입니다. 이 메트릭은 관심 대역폭에 대한 최대 스퍼에 대한 원하는 신호 진폭의 비율로 정의됩니다(그림 1).

ADC의 경우 SFDR은 ADC가 큰 신호가 있을 때 작은 신호를 동시에 처리할 수 있는 방법을 보여줍니다. 예를 들어 수신기 애플리케이션을 고려해보세요. ADC 입력이 +1dBm 차단기와 -75dBm 원하는 신호로 구성되어 있다고 가정합니다. 이 경우 대형 차단기는 ADC 비선형성으로 인해 ADC 출력에서 ​​원치 않는 스퍼를 생성할 수 있습니다. 이러한 원치 않는 스퍼는 그림 2에서 보라색 구성 요소로 표시됩니다.

스퍼가 원하는 신호에 충분히 가깝고 충분히 크면 SNR을 허용할 수 없는 수준으로 저하시킬 수 있습니다. 오늘날 통신 시스템의 엄격한 요구 사항에는 95dB 범위의 높은 SFDR 값이 필요할 수 있습니다. 그러나 다양한 ADC는 이러한 수준의 선형성을 제공할 수 없습니다. 아래의 표 1은 Analog Devices의 4가지 고성능 ADC의 일부 주요 매개변수를 비교하여 고성능 ADC의 SFDR 범위에 대한 아이디어를 얻는 데 도움이 될 것입니다.

또한 이 표에서는 SNR과 SFDR 측정항목 간의 균형을 강조합니다. 동일한 IC 기술을 사용하고 동일한 전력 소비를 갖는 이 표의 처음 3개 ADC의 경우 SFDR과 SNR 간에 역의 관계가 있습니다. 우리는 이 기사의 뒷부분에서 이 절충안의 기원에 대해 알아볼 것입니다. 그 전에 중요한 질문에 답해 보겠습니다. 고속 ADC에서 SFDR을 높이는 데 있어 주요 제한 사항은 무엇입니까?

ADC는 플래시, SAR, 델타 시그마(ΔΣ), 파이프라인 구조 등 다양한 회로 아키텍처를 기반으로 설계된 복잡한 시스템입니다. 아키텍처와 특정 회로 구현에 따라 다양한 회로 구성 요소가 비선형성의 주요 원인이 될 수 있습니다. 다양한 설계가 있지만 고속 ADC에서 SFDR을 높이는 데에는 두 가지 주요 제한 사항, 즉 S/H 회로와 ADC의 인코더 부분이 여전히 인식될 수 있습니다. 이를 더 잘 이해하려면 그림 3에 표시된 SAR ADC의 블록 다이어그램을 살펴보세요.

SAR 디지털화 알고리즘의 첫 번째 단계는 S/H가 입력 값을 획득하는 샘플링 단계입니다. 이 샘플은 전체 변환 단계 동안 보관됩니다. 변환 단계에서 획득된 샘플은 적절한 임계값 레벨과 연속적으로 비교되어 입력에 해당하는 디지털 값을 찾습니다. 출력의 모든 비트를 결정하려면 하나의 클록 사이클이 필요합니다. 샘플링 단계에도 1클럭 주기가 걸린다고 가정하면 N비트 SAR ADC에는 N + 1 클럭 주기가 필요합니다. 그림 4는 3비트 SAR ADC의 S/H 출력 및 임계값 파형을 보여줍니다.

여기서 중요한 점은 주어진 변환 단계에서 S/H를 따르는 회로 구성 요소가 입력 주파수에 관계없이 DC 신호와 이상적으로 작동한다는 것입니다. 따라서 SAR ADC의 비교기 또는 내부 DAC(디지털-아날로그 변환기) 내의 비선형성은 입력 주파수에 따라 변경되지 않습니다. ADC 인코더 부분의 비선형성이 시스템의 정적(또는 DC) 비선형성에 영향을 미친다고 말할 수 있습니다. 정적 비선형성은 ADC 전달 함수의 DNL(미분 비선형성) 및 INL(적분 비선형성) 오류로 특징지어집니다.